Eksamen IN2060 - Digitalteknikk og datamaskinarkitektur
 Eksamensdag: 29. november kl 09:00
 Tid for eksamen: 4 timer

Hjelpemidler: Ingen

#### Om oppgavene

Oppgavesettet består av forskjellige typer oppgaver, både oppgaver der det forventes at du skriver svar og flervalgsoppgaver med ett eller flere riktige valg. Noen oppgaver har flere felter for besvarelse, og noen kan ha vedlegg som er vesentlige for å løse oppgaven. Pass derfor på å sjekke at du har lest og besvart hele oppgaven for hver oppgave, og benytt gjerne rullefeltene (scrollbar) til å kontrollere at du har fått med deg alt.

Flervalgsoppgaver med radioknapper kan endres, men ikke skrus av når du har valgt alternativ. Felt med avkrysningsbokser kan ha begrensning i antall kryss som er lov.

#### Om poeng i dette eksamenssettet

I dette oppgavesettet er det mulig å oppnå inntil 100 poeng totalt. Poengene for hver oppgave er oppgitt på oversiktssiden for å angi vektingen av hver oppgave slik at kandidatene kan disponere tiden. Feil i avkrysningsoppgaver kan gi poengtrekk innenfor oppgaven. Poengtrekk tas ikke med fra en oppgave til en annen. Nøyaktig tall på poeng for hver riktige eller gale avkrysning vil ikke oppgis da dette kan gi svar på hvor mange riktige oppgaven har.

#### Oppgaver som leveres på papir

Noen av oppgavene skal tegnes på eget ark. Pass på at du fører inn kandidatnummer, oppgavenummer og all annen nødvendig informasjon i løpet av eksamenstiden. Arket skal leveres inn til eksamensvaktene ved slutten av eksamen. Arket eller arkene vil bli skannet og koblet til den digitale oppgaven i etterkant.

I dette oppgavesettet har du mulighet til å svare med digital håndtegning (oppgave 4 og 8). Du bruker skisseark du får utdelt. Det er anledning til å bruke flere ark per oppgave. Se instruksjon for utfylling av skisseark på pult.

Det er IKKE anledning til å bruke digital håndtegning på andre oppgaver enn oppgave 4 og 8. Det blir IKKE gitt ekstratid for å fylle ut informasjonsboksene på skisseark (engangskoder, kand.nr. o.l.).

Lykke til!

1

#### Digital representasjon

Gjør om desimaltallet (25)<sub>10</sub> til et 8 bits binærtall.

Velg ett alternativ

- 00101010
- 00111011
- Ingen av alternativene er korrekte.
- 00010111
- 00011001

Maks poeng: 2

#### 2 Digital representasjon

Gjør om desimaltallet (-35)<sub>10</sub> til et 8 bits binærtall på 2'ers kompliment form.

#### Eksamen IN2060 H2018 Velg ett alternativ

- 01110111
- 11010011
- 11011101
- 01011110
- Ingen av alternativene er korrekte.

Maks poeng: 3



Maks poeng: 5

4 Hver av de tre kretsene under tar inn klokkesignalet clk og inngangsignalet s. Anta at a, b, c og m har startverdien 0. Tegn inn det manglende tidsforløpet for signalene a, b, m og c. Du skal ikke ta hensyn til portforsinkelse. Hint: Merk forskjellen på latcher og fliflop i illustrasjonen. **Besvarelsen skal tegnes inn på et eget ark.** 



I denne oppgaven kan du svare med digital håndtegning. Bruk eget skisseark (utdelt). Se instruksjon for utfylling av skisseark på pult.

```
5
      library IEEE;
          use IEEE.STD_LOGIC_1164.all;
      entity my_thing is
          port( J,K,L : IN STD_LOGIC;
                A
                     : IN STD_LOGIC_VECTOR(1 downto 0);
                OUTPUT : OUT STD_LOGIC);
      end entity my_thing;
      architecture ex of my_thing is
      begin
         process(all)
         begin
             if
                   A(1) = '1' then OUTPUT <= J;
             elsif A(0) = '1' then OUTPUT <= K;</pre>
                                   OUTPUT <= L;
             else
             end if;
          end process;
      end architecture ex;
```





Hvilke(t) av diagrammene passer til koden?

#### Eksamen IN2060 H2018 Velg ett eller flere alternativer



6





Figuren viser en N-bit ALU.

#### Sett kryss ved påstander som er sanne

- Cout vil alltid være '1' når vi legger sammen to tokompliments tall
- ALU-en har 3 multipleksere
- Kontrollsignal 01 må brukes for å legge sammen 2-kompliment tall (signed add)
- Kontrollsignal 10 gir A AND B
- Vi kan ikke utføre A XOR B med denne ALU-en direkte
- Kontrollsignal 10 gir A OR B
- Med to slike ALU-er kan vi multiplisere vilkårlige N-bits tall på to klokkesykler.
- ALU-en er hjertet i mikrokontrolleren
- Kontrollsignal 00 brukes til addisjon
- Adderen er av typen Ripple-Carry
- Bruker vi ALU-en til logiske operasjoner vil Cout alltid være 0
- ALU-en har to multipleksere

```
7 library IEEE;
```

use IEEE.STD\_LOGIC\_1164.all;

```
entity decoder2 4 is
 port(a: in STD LOGIC VECTOR(1 downto 0);
    y: out STD_LOGIC_VECTOR(3 downto 0));
end entity;
architecture synth of decoder2_4 is
begin
 process(all) begin
    case a is
      when "00" => y <= "0001";
      when "01" => y <= "0010";
      when "10" => y <= "0100";
      when "11" => y <= "1000";
      when others => y <= "0000";
    end case;
 end process;
end architecture;
```

Over ser du fullstendig VHDL-kode til en 2 til 4 dekoder. Lag fullstendig kode til en 3 til 8 dekoder. Kopier og modifisér gjerne elementer fra koden over.

Skriv ditt svar her...

8



Maks poeng: 5

process(all) begin library IEEE; case state is use IEEE.STD\_LOGIC\_1164.all; when S0 => if ((A = '1') or (B='1')) then nextstate <= S0;</pre> entity fsm is nextstate <= S1;</pre> else port( CLK, RESET : IN STD\_LOGIC; end if; : IN STD\_LOGIC; : OUT STD\_LOGIC); А, В when S1 => P, Q, R if (A= '1') then nextstate <= S0;</pre> end entity fsm; elsif (B= '1') then nextstate <= S1;</pre> novtetato /- C2. A16A

Eksamen IN2060 H2018 CTOC HEALSLALE N- JZ, architecture ex of fsm is end if; begin when S2 => type statetype is (S0, S1, S2); if (A='1') then nextstate <= S1;</pre> signal state, nextstate : statetype; elsif (B='1') then nextstate <= S2;</pre> nextstate <= S0;</pre> else process(CLK, RESET) end if: begin when others => nextstate <= S0; if RESET then state <= S0; end process; elsif rising\_edge(CLK) then state <= nextstate;</pre> -- concurrent statements end if; P = '1' when state = S0 else '0'; Q = '1' when state = S1 else '0'; end process; R = '1' when state = S2 else 'Z'; end architecture ex;

Tegn et tilstandsdiagram for tilstandsmaskinen beskrevet med VHDL-koden over på et eget ark.

I denne oppgaven kan du svare med digital håndtegning. Bruk eget skisseark (utdelt). Se instruksjon for utfylling av skisseark på pult.

Maks poeng: 10



Figuren over viser en generell arkitektur for en FPGA bestående av logiske elementer (LE) og inputoutput elementer (IOE).

#### Eksamen IN2060 H2018 Ta stilling til følgende påstander og kryss av for alle som er riktige.

- IOE blokker kan ikke ha tristate-buffere
- Det er lurt å unngå bruk av typen INOUT for interne signaler, fordi det kan føre til unødig bruk av IOE blokker
- Logiske elementer kan inneholde oppslagstabeller (LUT-er)
- FPGA kan brukes til både kombinatorisk og sekvensiell logikk
- Tristate-buffere brukes gjerne til busser med flere drivere
- En FPGA kan ikke inneholde RAM
- Når vi programmerer en FPGA med VHDL skjer instruksjonene sekvensielt.
- Når vi programmerer en FPGA bestemmer vi hvilke deler av de logiske elementene som brukes og hvordan disse kobles sammen
- Avstanden mellom logiske elementer som kobles sammen er ubetydelig for klokkehastigheten

Maks poeng: 5

10

```
.text
.global main
main:
MOV r5, #10
MOV r7, lr
BL add_one
BX lr
add_one:
ADD r0, r5, #1
BX lr
```

Ц

#### Velg ett eller flere alternativer

- 'main' bruker feil register til funksjonargument
- Imain' lagrer link-registeret riktig før funksjonskall
- 'add\_one' returnerer verdi i feil register
- Programmet vil aldri avslutte

Maks poeng: 5

11 Vi ønsker å oversette følgende program til ARM assembler. Du kan anta at 'g' ligger i 'R0' og 'h' ligger i 'R1'.

```
if(g < h) {
    h = h + 1;
} else {
    h = h * 2;
}</pre>
```

Besvar følgende spørsmål om antall instuksjoner i den oversatte assembler koden:

#### Eksamen IN2060 H2018

- a. Hvis man bare kan benytte betingetkjøring (*conditional execution*) på hopp (*branch*), trenger man minimum instruksjoner.
- b. Hvis man kan benytte betingetkjøring (*conditional execution*) på alle instuksjoner trenger man minimum instruksjoner.

Maks poeng: 10

12 På hvilke steder er det best å sette inn pipeline-registre for å få en 5-stegs pipelinet prosessor?



#### Velg ett eller flere alternativer

- BDFG
- ACEFH
- BCDG
- CEFH
- ACDFG
- ABCEF

Maks poeng: 5

**13** Gitt ARM-assemblerprogrammet:

MOV	R3,	#28
SUB	R0,	R3, #3
LDR	R4,	[R0, #14]
STR	R5,	[R3, #36]
AND	R2,	R0, R4

Hvilke(t) register(/registre) skrives og / eller leses i sykel 5? Anta 5-stegs pipelinet prosessor med hasardenhet som i boka. Du kan bruke illustrasjonen som tankehjelp / for å kladde.



#### Velg ett eller flere alternativer

- R5
- R2
- R4
- R3
- R0

Maks poeng: 5



Figur av en generisk cache.

Gitt følgende ARM assembler kode:

(1)	MOV	R0, #5
(2)	MOV	R1, #0
(3) LOOP	CMP	R0, 0
(4)	BEQ	DONE
(5)	LDR	R2, [R1, #0x4]
(6)	LDR	R3, [R1, #0x8]
(7)	LDR	R4, [R1, #0x24]
(8)	SUB	R0, R0, #1
(9)	В	LOOP
(10) DONE		

I denne oppgaven skal du sammenligne ytelsen til to cachesystemer:

1) En direktekoblet (direct mapped) cache med blokkstørrelse på 4 ord.

Begge cachene har ordstørrelse på 4 byte og 8 sett.

<sup>2)</sup> En 2-way set associative cache med blokkstørrelse på ett ord.

#### a) Hva blir miss-rate for henholdsvis cache 1) og 2) ? (Skriv som brøk)

Vi endrer linje 6 til

(6) LDR R3, [R1, #0x88]

#### b) Vil miss-ratene for de to cachene endre seg med den nye koden? Begrunn svaret.

For hver av cachene innfører vi en nivå 2 cache (level 2) med 16 ganger så mange sett (128 sett), men ellers samme oppbygning som 1) og 2).

Vi antar at miss penalty er på 100 klokkesykler om vi må lese fra RAM og 10 klokkesykler om vi må lese fra level 2 cache.

c) I hvilken grad vil cachesystemene 1) og 2) dra nytte av nivå 2 cachen, gitt at vi benytter den samme assemblerkoden som i b)? Begrunn svaret.

Skriv ditt svar her...

Format	- B	I <u>U</u> ×a	<b>x</b> <sup>e</sup>   <b>I</b> <sub>x</sub>   <b>b</b>	🗎 🔸 🥕	∃_ [	Ξ Ω	Ξ 🖉 Σ	8
								Words: 0

Maks poeng: 15

## Data-processing instructions

Name	е			Description	Operation
ADD	Rd,	Rn,	Src2	Add (+)	Rd = Rn + Src2
SUB 1	Rd,	Rn,	Src2	Subtract (-)	Rd = Rn - Src2
AND 1	Rd,	Rn,	Src2	Bitwise AND (&)	Rd = Rn & Src2
ORR 1	Rd,	Rn,	Src2	Bitwise OR (1)	Rd = Rn   Src2
EOR 1	Rd,	Rn,	Src2	Bitwise Exclusive OR (^)	Rd = Rn ^ Src2
BIC	Rd,	Rn,	Src2	Bitwise Clear	Rd = Rn & ~Src2
MVN I	Rd,	Rn,	Src2	Bitwise NOT (~)	$Rd = \sim Rn$
LSL 1	Rd,	Rn,	Src2	Logical Shift Left $(<<)$	Rd = Rn << Src2
LSR 1	Rd,	Rn,	Src2	Logical Shift Right (>>)	Rd = Rn >> Src2
MOV	Rd,	Src2	2	Move (=)	Rd = Src2
CMP ]	Rd,	Src2	2	Compare	Set flags (see below) based on $\mathtt{Rd}$ – $\mathtt{Src2}$

Remember that we can also set condition flags by appending an S to the end of our Data-processing instructions.

Name	Description
ADDS Rd, Rn, Src2	Add (as above) <b>and</b> set condition flags
SUBS Rd, Rn, Src2	Subtract (as above) <b>and</b> set condition flags
ANDS Rd, Rn, Src2	Bitwise AND (as above) and set condition flags

## Multiply instructions

Name	Description	Operation
MUL Rd, Rn, Rm	Multiply (*)	Rd = Rn * Rm
MULS Rd, Rn, Rm	Multiply (*) and set condition flags	Rd = Rn * Rm
MLA Rd, Rn, Rm, Ra	Multiply and Accumulate	Rd = (Rn * Rm) + Ra

## Memory instructions

Name		Description	Operation
STR Rd,	[Rn, ± Src2]	Store Register	Mem[Adr] = Rd
LDR Rd,	[Rn, ± Src2]	Load Register	Rd = Mem[Adr]

## **Branch** instructions

Name	Description	Operation
B label	Branch	PC = (PC + 8) + imm24 << 2
BL label	Branch and Link	LR = (PC + 8) - 4; PC = (PC + 8) + im24 << 2
BX Rd	Branch and eXchange	Branch to address pointed to in Rd (used for return)

# Condition flags

Flag	Name	Description
N	Negative	Instruction result is negative
Z	Zero	Instruction result is zero
С	Carry	Instruction caused a carry out
V	oVerflow	Instruction caused an overflow

## Condition mnemonics

Mnemonic	Name	CondEx
EQ	Equal	Z
NE	Not Equal	! Z
CS/HS	Carry set / unsigned higher or same	С
CC/LO	Carry clear / unsigned lower	! C
MI	Minus / negative	Ν
PL	Plus / Positive or zero	! N
VS	Overflow	V
VC	No overflow	! V
HI	Unsigned higher	!Z AND C
LS	Unsigned lower or same	Z OR !C
GE	Signed greater than or equal	!N XOR !V
LT	Signed less than	N XOR V
GT	Signed greater than	!Z AND (!N XOR !V)
LE	Signed less than or equal	Z OR (N XOR V)

# Theorems

Number	Theorem	Dual	Name
T1	B • 1 = B	B + 0 = B	Identity
T2	B • 0 = 0	B + 1 = 1	Null Element
Т3	B • B = B	B + B = B	Idempotency
T4	(B')'	= B	Involution
Т5	B • B' = 0	B + B' = 1	Complements

#	Theorem	Dual	Name
Т6	B•C = C•B	B+C = C+B	Commutativity
T7	$(B \bullet C) \bullet D = B \bullet (C \bullet D)$	(B + C) + D = B + (C + D)	Associativity
Т8	$B \bullet (C + D) = (B \bullet C) + (B \bullet D)$	B + (C●D) = (B+C) (B+D)	Distributivity
Т9	B ● (B+C) = B	B + (B●C) = B	Covering
T10	$(B \bullet C) + (B \bullet \overline{C}) = B$	$(B+C) \bullet (B+\overline{C}) = B$	Combining
T11	$(B \bullet C) + (\overline{B} \bullet D) + (C \bullet D) = (B \bullet C) + (\overline{B} \bullet D)$	$(B+C) \bullet (\overline{B}+D) \bullet (C+D) =$ $(B+C) \bullet (\overline{B}+D)$	Consensus

#	Theorem	Dual	Name
T12	$\overline{B_0 \bullet B_1 \bullet B_2} =$	$B_0 + B_1 + B_2 \dots =$	DeMorgan's
	$B_0 + B_1 + B_2 \dots$	$B_0 \bullet B_1 \bullet B_2$	Theorem