i Eksamen IN2060 - Digitalteknikk og datamaskinarkitektur
Eksamensdag: 29. november kl 09:00
Tid for eksamen: 4 timer

Hjelpemidler: Ingen

## Om oppgavene

Oppgavesettet består av forskjellige typer oppgaver, både oppgaver der det forventes at du skriver svar og flervalgsoppgaver med ett eller flere riktige valg. Noen oppgaver har flere felter for besvarelse, og noen kan ha vedlegg som er vesentlige for å løse oppgaven. Pass derfor på å sjekke at du har lest og besvart hele oppgaven for hver oppgave, og benytt gjerne rullefeltene (scrollbar) til å kontrollere at du har fått med deg alt.
Flervalgsoppgaver med radioknapper kan endres, men ikke skrus av når du har valgt alternativ. Felt med avkrysningsbokser kan ha begrensning $i$ antall kryss som er lov.

## Om poeng i dette eksamenssettet

I dette oppgavesettet er det mulig å oppnå inntil 100 poeng totalt. Poengene for hver oppgave er oppgitt på oversiktssiden for å angi vektingen av hver oppgave slik at kandidatene kan disponere tiden. Feil i avkrysningsoppgaver kan gi poengtrekk innenfor oppgaven. Poengtrekk tas ikke med fra en oppgave til en annen. Nøyaktig tall på poeng for hver riktige eller gale avkrysning vil ikke oppgis da dette kan gi svar på hvor mange riktige oppgaven har.

## Oppgaver som leveres på papir

Noen av oppgavene skal tegnes på eget ark. Pass på at du fører inn kandidatnummer, oppgavenummer og all annen nødvendig informasjon i løpet av eksamenstiden. Arket skal leveres inn til eksamensvaktene ved slutten av eksamen. Arket eller arkene vil bli skannet og koblet til den digitale oppgaven i etterkant.

I dette oppgavesettet har du mulighet til å svare med digital håndtegning (oppgave 4 og 8). Du bruker skisseark du får utdelt. Det er anledning til å bruke flere ark per oppgave. Se instruksjon for utfylling av skisseark på pult.

Det er IKKE anledning til å bruke digital håndtegning på andre oppgaver enn oppgave 4 og 8. Det blir IKKE gitt ekstratid for å fylle ut informasjonsboksene på skisseark (engangskoder, kand.nr. o.l.).

Lykke til!

1 Digital representasjon
Gjør om desimaltallet (25) 10 $_{10}$ til et 8 bits binærtall.

## Velg ett alternativ

- 00101010
- 00111011

O Ingen av alternativene er korrekte.

- 00010111

00011001

## 2 Digital representasjon

Gjør om desimaltallet $(-35)_{10}$ til et 8 bits binærtall på 2'ers kompliment form.

Velg ett alternativ
01110111
11010011
11011101
01011110
Ingen av alternativene er korrekte.

Maks poeng: 3

Forenkle følgende uttrykk maksimalt.
$F=X Y Z+X Y^{\prime}+X Y Z^{\prime}$
Velg ett alternativ
$\mathrm{XY}^{\prime}$
O XY
O
© $Y^{\prime}+Z$
Y'+Z

Her av de tre kretsene under tar inn klokkesignalet clk og inngangsignalet s. Anta at $a, b, c$ og mar startverdien 0 . Tegn inn det manglende tidsforløpet for signalene $a, b, m o g c$. Du skal ikke ta hensyn til portforsinkelse. Hint: Merk forskjellen på latcher og fliflop i illustrasjonen. Besvarelsen skal tegnes inn på et eget ark.

$$
\text { krets } 1 \text { (5\%) }
$$

krets 2 (5\%)
krets 3 (5\%)



I denne oppgaven kan du svare med digital håndtegning. Bruk eget skisseark (utdelt). Se instruksjon for utfylling av skisseark på pult.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.all;
entity my_thing is
    port( J,K,L : IN STD_LOGIC;
        A : IN STD_LOGIC_VECTOR(1 downto 0);
        OUTPUT : OUT STD_LOGIC);
end entity my_thing;
architecture ex of my_thing is
begin
    process(all)
    begin
```



```
        elsif A(0) = '1' then OUTPUT <= K;
        else OUTPUT <= L;
        end if;
    end process;
end architecture ex;
```

a)

b)

d)


Hvilke(t) av diagrammene passer til koden?

- a)
- b)

ㄷ)
■ d)
$\square$ e)

6


Figuren viser en N-bit ALU.
Sett kryss ved påstander som er sanne

- $\mathrm{C}_{\text {out }}$ vil alltid være '1' når vi legger sammen to tokompliments tall
- ALU-en har 3 multipleksere
- Kontrollsignal 01 må brukes for å legge sammen 2-kompliment tall (signed add)
- Kontrollsignal 10 gir A AND B
- Vi kan ikke utføre A XOR B med denne ALU-en direkte
- Kontrollsignal 10 gir A OR B
- Med to slike ALU-er kan vi multiplisere vilkårlige N -bits tall på to klokkesykler.
- ALU-en er hjertet i mikrokontrolleren
- Kontrollsignal 00 brukes til addisjon
- Adderen er av typen Ripple-Carry
- Bruker vi ALU-en til logiske operasjoner vil $\mathrm{C}_{\text {out }}$ alltid være 0
- ALU-en har to multipleksere

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity decoder2_4 is
    port(a: in STD_LOGIC_VECTOR(1 downto 0);
        y: out STD_LOGIC_VECTOR(3 downto 0));
end entity;
architecture synth of decoder2_4 is
begin
    process(all) begin
        case a is
            when "00" => y <= "0001";
            when "01" => y <= "0010";
            when "10" => y <= "0100";
            when "11" => y <= "1000";
            when others => y <= "0000";
        end case;
    end process;
end architecture;
```

Over ser du fullstendig VHDL-kode til en 2 til 4 dekoder.
Lag fullstendig kode til en 3 til 8 dekoder.
Kopier og modifisér gjerne elementer fra koden over.
Skriv ditt svar her...

| 1 |  |  |  |
| :--- | :--- | :--- | :--- |
|  |  |  |  |
|  |  |  |  |

Maks poeng: 5
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity fsm is
port( CLK, RESET : IN

| A, B | STD_LOGIC; |
| :---: | :--- |
| P, Q, R | : |
| OUT STD_LOGIC; | STD_LOGIC); |

end entity fsm;

```
architecture ex of fsm is
begin
type statetype is (S0, S1, S2);
signal state, nextstate : statetype;
process(CLK, RESET)
    begin
            if RESET then state <= S0;
        elsif rising_edge(CLK) then
            state <= nextstate;
    end if;
end process;
```

                    end if;
    ```
                    end if;
when S2 =>
when S2 =>
    if (A='1') then nextstate <= S1;
    if (A='1') then nextstate <= S1;
    elsif (B='1') then nextstate <= S2;
    elsif (B='1') then nextstate <= S2;
    else
    else
end if;
```

end if;

```
```

    else
    ```
    else
    *en others => nextstate <= S0
    *en others => nextstate <= S0
end process
end process
-- concurrent statements
-- concurrent statements
P = '1' when state = S0 else ' 0';
P = '1' when state = S0 else ' 0';
Q = ' }1\mathrm{ ' when state = S1 else ' }0\mathrm{ ';
Q = ' }1\mathrm{ ' when state = S1 else ' }0\mathrm{ ';
R '1' when state = S2 else 'Z';
R '1' when state = S2 else 'Z';
end architecture ex;
```

end architecture ex;

```

Tegn et tilstandsdiagram for tilstandsmaskinen beskrevet med VHDL-koden over på et eget ark.

I denne oppgaven kan du svare med digital håndtegning. Bruk eget skisseark (utdelt). Se instruksjon for utfylling av skisseark på pult.

Maks poeng: 10


Figuren over viser en generell arkitektur for en FPGA bestående av logiske elementer (LE) og inputoutput elementer (IOE).

Ta stilling til følgende påstander og kryss av for alle som er riktige.
- IOE blokker kan ikke ha tristate-buffere
- Det er lurt å unngå bruk av typen INOUT for interne signaler, fordi det kan føre til unødig bruk av IOE blokker
- Logiske elementer kan inneholde oppslagstabeller (LUT-er)
[ FPGA kan brukes til både kombinatorisk og sekvensiell logikk
Tristate-buffere brukes gjerne til busser med flere drivere
■ En FPGA kan ikke inneholde RAM
- Når vi programmerer en FPGA med VHDL skjer instruksjonene sekvensielt.
- Når vi programmerer en FPGA bestemmer vi hvilke deler av de logiske elementene som brukes og hvordan disse kobles sammen
- Avstanden mellom logiske elementer som kobles sammen er ubetydelig for klokkehastigheten

Maks poeng: 5
```

.text
.global main
main:
MOV r5, \#10
MOV r7, lr
BL add_one
BX lr
add_one:
ADD r0, r5, \#1
BX lr

```

」

\section*{Velg ett eller flere alternativer}
- 'main' bruker feil register til funksjonargument

■ 'main' lagrer link-registeret riktig før funksjonskall
■ 'add_one' returnerer verdi i feil register
- Programmet vil aldri avslutte

Vi ønsker å oversette følgende program til ARM assembler. Du kan anta at 'g' ligger i 'RO' og 'h' ligger i 'R1'.
```

if(g<h) {
h = h + 1;
} else {
h = h * 2;
}

```

Besvar følgende spørsmål om antall instuksjoner i den oversatte assembler koden:
a. Hvis man bare kan benytte betingetkjøring (conditional execution) på hopp (branch), trenger man minimum instruksjoner.
b. Hvis man kan benytte betingetkjøring (conditional execution) på alle instuksjoner trenger man minimum instruksjoner.

Maks poeng: 10

På hvilke steder er det best å sette inn pipeline-registre for å få en 5 -stegs pipelinet prosessor?


\section*{Velg ett eller flere alternativer}
- BDFG
- ACEFH
- BCDG
- CEFH
- ACDFG
- ABCEF

Maks poeng: 5

Gitt ARM-assemblerprogrammet:
MOV R3, \#28
SUB R0, R3, \#3
LDR R4, [R0, \#14]
STR R5, [R3, \#36]
AND R2, R0, R4

Hvilke(t) register(/registre) skrives og / eller leses i sykel 5 ?
Anta 5-stegs pipelinet prosessor med hasardenhet som i boka.
Du kan bruke illustrasjonen som tankehjelp / for å kladde.


Velg ett eller flere alternativer
\(\square\) R5
\(\square \mathrm{R} 2\)
- R4
- R3
- RO


Figur av en generisk cache.
Gitt følgende ARM assembler kode:
\begin{tabular}{lll} 
(1) & MOV & R0, \#5 \\
(2) & MOV & R1, \#0 \\
(3) LOOP & CMP & R0, 0 \\
(4) & BEQ & DONE \\
(5) & LDR & R2, [R1, \#0×4] \\
(6) & LDR & R3, \([R 1, \# 0 \times 8]\) \\
(7) & LDR & R4, \([R 1, \# 0 \times 24]\) \\
(8) & SUB & R0, R0, \#1 \\
(9) & B & LOOP \\
(10) DONE & &
\end{tabular}

I denne oppgaven skal du sammenligne ytelsen til to cachesystemer:
1) En direktekoblet (direct mapped) cache med blokkstørrelse på 4 ord.
2) En 2-way set associative cache med blokkstørrelse på ett ord.

Begge cachene har ordstørrelse på 4 byte og 8 sett.
a) Hva blir miss-rate for henholdsvis cache 1) og 2) ? (Skriv som brøk)

Vi endrer linje 6 til
(6) LDR R3, [R1, \#0×88]
b) Vil miss-ratene for de to cachene endre seg med den nye koden? Begrunn svaret.

For hver av cachene innfører vi en nivå 2 cache (level 2 ) med 16 ganger så mange sett ( 128 sett), men ellers samme oppbygning som 1) og 2).
Vi antar at miss penalty er på 100 klokkesykler om vi må lese fra RAM og 10 klokkesykler om vi må lese fra level 2 cache.
c) I hvilken grad vil cachesystemene 1) og 2) dra nytte av nivå 2 cachen, gitt at vi benytter den samme assemblerkoden som ib)? Begrunn svaret.

Skriv ditt svar her...


Maks poeng: 15

\section*{Data-processing instructions}
\begin{tabular}{|c|c|c|}
\hline Name & Description & Operation \\
\hline ADD Rd, Rn, Src2 & Add (+) & \(\mathrm{Rd}=\mathrm{Rn}+\mathrm{Src} 2\) \\
\hline SUB Rd, Rn, Src2 & Subtract (-) & \(\mathrm{Rd}=\mathrm{Rn}-\mathrm{Src} 2\) \\
\hline AND Rd, Rn, Src2 & Bitwise AND (\&) & \(\mathrm{Rd}=\mathrm{Rn}\) \& Src2 \\
\hline ORR Rd, Rn, Src2 & Bitwise OR (1) & \(\mathrm{Rd}=\mathrm{Rn} \mid \mathrm{Src} 2\) \\
\hline EOR Rd, Rn, Src2 & Bitwise Exclusive OR (^) & \(\mathrm{Rd}=\mathrm{Rn}\) ^ Src 2 \\
\hline BIC Rd, Rn, Src2 & Bitwise Clear & \(\mathrm{Rd}=\mathrm{Rn} \& \sim \mathrm{Src} 2\) \\
\hline MVN Rd, Rn, Src2 & Bitwise NOT ( ) & \(\mathrm{Rd}=\sim \mathrm{Rn}\) \\
\hline LSL Rd, Rn, Src2 & Logical Shift Left (<<) & \(\mathrm{Rd}=\mathrm{Rn} \ll \mathrm{Src} 2\) \\
\hline LSR Rd, Rn, Src2 & Logical Shift Right (>>) & \(\mathrm{Rd}=\mathrm{Rn} \gg \mathrm{Src} 2\) \\
\hline MOV Rd, Src2 & Move (=) & \(\mathrm{Rd}=\mathrm{Src} 2\) \\
\hline CMP Rd, Src2 & Compare & Set flags (see below) based on Rd - Src2 \\
\hline
\end{tabular}

Remember that we can also set condition flags by appending an \(S\) to the end of our Data-processing instructions.
\begin{tabular}{ll}
\hline Name & Description \\
\hline ADDS Rd, Rn, Src2 & Add (as above) and set condition flags \\
SUBS Rd, Rn, Src2 & Subtract (as above) and set condition flags \\
ANDS Rd, Rn, Src2 & Bitwise AND (as above) and set condition flags \\
\hline
\end{tabular}

\section*{Multiply instructions}
\begin{tabular}{lll}
\hline Name & Description & Operation \\
\hline MUL Rd, Rn, Rm & Multiply \((*)\) & \(\mathrm{Rd}=\mathrm{Rn} * \mathrm{Rm}\) \\
MULS Rd, Rn, Rm & Multiply \((*)\) and set condition flags & \(\mathrm{Rd}=\mathrm{Rn} * \mathrm{Rm}\) \\
MLA Rd, \(\mathrm{Rn}, \mathrm{Rm}, \mathrm{Ra}\) & Multiply and Accumulate & \(\mathrm{Rd}=(\mathrm{Rn} * \mathrm{Rm})+\mathrm{Ra}\) \\
\hline
\end{tabular}

\section*{Memory instructions}
\begin{tabular}{lll}
\hline Name & Description & Operation \\
\hline STR Rd, \([R n, \pm \operatorname{Src} 2]\) & Store Register & Mem [Adr] \(=\mathrm{Rd}\) \\
LDR Rd, \([\mathrm{Rn}, \pm \mathrm{Src} 2]\) & Load Register & \(\mathrm{Rd}=\mathrm{Mem}[\mathrm{Adr}]\) \\
\hline
\end{tabular}

\section*{Branch instructions}
\begin{tabular}{lll}
\hline Name & Description & Operation \\
\hline B label & Branch & \begin{tabular}{l} 
PC \(=(P C+8)+\) \\
imm24 \(\ll 2\)
\end{tabular} \\
BL label & Branch and Link & \begin{tabular}{l} 
LR \(=(P C+8)-4 ;\) \\
\(P C=(P C+8)+\) \\
BX24 << 2
\end{tabular} \\
Bd & Branch and eXchange & \begin{tabular}{l} 
Branch to address \\
pointed to in Rd (used \\
for return)
\end{tabular} \\
\hline
\end{tabular}

\section*{Condition flags}
\begin{tabular}{lll}
\hline Flag & Name & Description \\
\hline N & Negative & Instruction result is negative \\
Z & Zero & Instruction result is zero \\
C & Carry & Instruction caused a carry out \\
V & oVerflow & Instruction caused an overflow \\
\hline
\end{tabular}

\section*{Condition mnemonics}
\begin{tabular}{lll}
\hline Mnemonic & Name & CondEx \\
\hline EQ & Equal & Z \\
NE & Not Equal & !Z \\
CS/HS & Carry set / unsigned higher or same & C \\
CC/LO & Carry clear / unsigned lower & !C \\
MI & Minus / negative & N \\
PL & Plus / Positive or zero & !N \\
VS & Overflow & V \\
VC & No overflow & !V \\
HI & Unsigned higher & !Z AND C \\
LS & Unsigned lower or same & Z OR !C \\
GE & Signed greater than or equal & !N XOR !V \\
LT & Signed less than & N XOR V \\
GT & Signed greater than & !Z AND (!N XOR !V) \\
LE & Signed less than or equal & Z OR (N XOR V) \\
\hline
\end{tabular}

\section*{Theorems}
\begin{tabular}{|l|l|l|l|}
\hline Number & Theorem & Dual & Name \\
\hline T1 & \(B \cdot 1=B\) & \(B+0=B\) & Identity \\
\hline T2 & \(B \cdot 0=0\) & \(B+1=1\) & Null Element \\
\hline T3 & \(B \cdot B=B\) & \(B+B=B\) & Idempotency \\
\hline T4 & \multicolumn{2}{|c|}{\(\left(B^{\prime}\right)^{\prime}=B\)} & Involution \\
\hline T5 & \(B \cdot B^{\prime}=0\) & \(B+B^{\prime}=1\) & Complements \\
\hline
\end{tabular}
\begin{tabular}{|l|l|l|l|}
\hline\(\#\) & Theorem & Dual & Name \\
\hline T6 & \(B \cdot C=C \bullet B\) & \(B+C=C+B\) & Commutativity \\
\hline T7 & \((B \cdot C) \bullet D=B \bullet(C \bullet D)\) & \((B+C)+D=B+(C+D)\) & Associativity \\
\hline T8 & \(B \bullet(C+D)=(B \bullet C)+(B \bullet D)\) & \(B+(C \bullet D)=(B+C)(B+D)\) & Distributivity \\
\hline T9 & \(B \bullet(B+C)=B\) & \(B+(B \bullet C)=B\) & Covering \\
\hline T10 & \((B \bullet C)+(B \bullet \bar{C})=B\) & \((B+C) \bullet(B+\bar{C})=B\) & Combining \\
\hline\(T 11\) & \begin{tabular}{l}
\((B \bullet C)+(\bar{B} \bullet D)+(C \bullet D)=\) \\
\((B \bullet C)+(\bar{B} \bullet D)\)
\end{tabular} & \begin{tabular}{l}
\((B+C) \bullet(\bar{B}+D) \bullet(C+D)=\) \\
\((B+C) \bullet(\bar{B}+D)\)
\end{tabular} & Consensus \\
\hline
\end{tabular}
\begin{tabular}{|l|l|l|l|}
\hline\(\#\) & Theorem & Dual & Name \\
\hline T12 & \begin{tabular}{l}
\(\mathrm{B}_{0} \bullet \mathrm{~B}_{1} \bullet \mathrm{~B}_{2} \ldots=\) \\
\end{tabular} & \(\mathrm{B}_{0}+\mathrm{B}_{1}+\mathrm{B}_{2} \ldots\) & \(\mathrm{~B}_{0}+\mathrm{B}_{1}+\mathrm{B}_{2} \ldots=\) \\
\cline { 2 - 4 } & \(\mathrm{B}_{0} \bullet \mathrm{~B}_{1} \bullet \mathrm{~B}_{2} \ldots\)
\end{tabular}\(\quad\)\begin{tabular}{l} 
DeMorgan's \\
Theorem
\end{tabular}.```

