

INF3400 Digital Mikroelektronikk

Oppgaver DEL 8

YNGVAR BERG

I. DEL 8

Del 8: Effektforbruk og statisk CMOS

A. Temaer

Transistormodellen utvides med en modell for strøm i svak inversjon, dvs. når gate source spenningen er lavere enn terskel-spenningen. Lekkasjemodeller for pn-overganger introduseres og lekkasje mellom gate og kanal diskuteres. Effektforbruk, både statisk- dynamisk- og kortslutningseffekt blir gjennomgått. En rekke CMOS logikk stiler blir gjennomgått. Pseudo nMOS, ganged CMOS og source følger opptrekslogikk (SFPL) har alle signifikant statisk effektforbruk avhengig av inngangsmønstre. Kaskode spenning svitsj logikk (CVSL) har ikke signifikant statisk effektforbruk.

II. OPPGAVER

A. Oppgave 2.11

Finn strøml lekkasje i svak inversjon i en inverter ved romtemperatur når inngangen er 0. Anta at $\beta_n = 2\beta_p = 1mA/V^2$, $n = 1.4$ og $|V_{tp}| = V_{tn} = 0.4V$. Anta at bodyeffekt og DIBL koeffisient $\gamma = \eta = 0$.

B. Oppgave 4.28

Du vurderer å senke V_{DD} for å redusere effektforbruket i en statisk CMOS port. Du vil også skalere V_t proporsjonalt. Vil dynamisk effektforbruk gå opp eller ned? Vil statisk effektforbruk gå opp eller ned?

C. Oppgave 6.18

Tegn transistorskjema for pseudo-nMOS 3inngangs NAND og NOR porter. Angi transistorstørrelser og finn logisk effort for nedtrekk og opptrekk og gjennomsnitt for portene.

D. Oppgave 6.19

Tegn transistorskjema for en pseudo-nMOS port som implementerer funksjonen $F = A(B + C + D) + E \cdot F \cdot G$.

E. Oppgave 6.25

Sammenlign gjennomsnittelig tidsforsinkelse i 2, 4, 8 og 16 inngangs pseudo nMOS og SFPL NOR porter når vi antar at portene skal drive fire identiske porter.

F. Oppgave 6.26

Tegn transistorskjema for en 3inngangs CVSL OR /NOR port.