

# UNIVERSITETET I OSLO

## Det matematisk-naturvitenskapelige fakultet


<b>Eksamen i:</b>	<b>INF3420/INF4420 – Prosjekter i analog/mixed-signal CMOS konstruksjon</b>
<b>Eksamensdag:</b>	<b>1. juni 2005</b>
<b>Tid for eksamen:</b>	<b>9.00 – 12.00</b>
<b>Oppgavesettet er på 3 side(r)</b>	
<b>Vedlegg:</b>	<b>Ingen</b>
<b>Tillatte hjelpemidler:</b>	<b>Alle trykte og skrevne samt kalkulator</b>

*Kontroller at oppgavesettet er komplett før du begynner å besvare spørsmålene.*

### Oppgave 1 (40 %)

#### 1a (10%)

Forklar virkemåten til kretsen under. Hva er formålet med denne kretsen?



#### 1b (10%)

Hvordan påvirkes kretsen av injisert ladning under klokking fra transistorene  $Q_1$  og  $Q_2$ ?

#### 1c (10%)

Hvordan kan man forbedre kretsen for å redusere effekten av injisert ladning? Illustrer mulige forbedringer.


#### 1d (10%)

Finn frekvensresponsen til kretsen uttrykt som funksjon av frekvensen  $f$  og samplingsraten  $f_s$ . Skisser responsen. Anta ideelle komponenter i kretsen.

## Oppgave 2 (40%)

**2a (10%)**

Ta utgangspunkt i kretsen vist under (Dual-slope Integrerende konverter) med 16 bits oppløsning. Anta videre at  $V_{ref}=5V$ , Klokkefrekvens=10MHz og  $R_1=100M\Omega$ . Hvilken verdi må  $C_1$  ha for at utgangen av operasjonsforsterkeren,  $V_x$ , ikke skal overstige 5V?

**2b (10%)**

Gitt et offset på operasjonsforsterkeren på  $Off_1$  V og et offset på komparatoren på  $Off_2$  V vil varigheten på utladningsfasen  $T_2$  være gitt ved :

$$T_2 = \frac{V_{in}}{V_{ref} - V_{off1}} - \frac{V_{off2} \cdot R_1 \cdot C_1}{V_{ref} - V_{off1}}$$

Anta at offset på inngangen av operasjonsforsterkeren er 30mV og at komparatoren er ideell. Hvor stor feil vil dette introdusere på utgangen av kretsen (i enheter av LSB)?

**2c (10%)**

Gitt en første ordens og andre ordens Delta Sigma Modulator med identisk signal-til-støy forhold (SNR) og oversamlingsforhold  $OSR_1$  (1. ordens) og  $OSR_2$  (2. ordens). Beregn  $OSR_2$  når  $OSR_1=100$ . Vis utregningen.


**2d (10%)**

Hva er hovedgrunnen til at man ofte anvender såkalt MASH arkitektur for realisering av høyere ordens Delta-Sigma modulatorer? Hvilke ulemper har en MASH Delta-Sigma modulator?

## Oppgave 3 (20%)

**3a (10%)**

Ta utgangspunkt i en faselåst sløyfe hvor utgangsfrekvensen fra VCO'en er 10 MHz når kontrollspenningen til VCO'en er 1.5V. Videre er VCO-gain  $K_{vco}=1$  MHz/V. Skisser hvordan kontrollspenningen varierer når frekvensen på inngangssignalet på PLL'en varierer som illustrert under. Anta at frekvensen til variasjonen er mye lavere enn båndbredden til PLL'en:

**3b (10%)**

Forklar hvordan man kan anvende en PLL til å demodulere et FM-signal. Sett opp ligninger som viser sammenhengen. Ta utgangspunkt i følgende overføringsfunksjon for PLL'en:

$$\frac{\phi_{osc}(s)}{\phi_{in}(s)} = \frac{K_{pd}K_{lp}K_{osc}H_{lp}(s)}{s + K_{pd}K_{lp}K_{osc}H_{lp}(s)}$$