

UNIVERSITETET I OSLO

Det matematisk-naturvitenskapelige fakultet

Eksamen i: INF1400

Eksamensdag: 02. desember 2009

Tid for eksamen: kl. 09.00 – 13.00

Oppgavesettet er på 4 side(r)

Vedlegg: 0 sider

Tillatte hjelpemidler: Alle trykte og skriftlige, samt kalkulator

Kontroller at oppgavesettet er komplett før du begynner å besvare spørsmålene.

Oppgave 1. Binære tall

Gjør om til signed 2'er komplement:

- a) 61
- b) 27

Gjør om til unsigned 2'er komplement:


- a) 61
- b) -61
- c) 27
- d) -27

Gjør om tallene til unsigned 2'er komplement og vis utregning

- a) $27 - 61$
- b) $-27 + 61$
- c) $-27 - 61$

Oppgave 2. Sekvensiell logikk

Hvis følgende krets har en initiell tilstand = 1, hva er da kretsens tilstand etter to klokkepulser?



Oppgave 3. Karnaugh diagram

- a) Forenkle følgende Karnaugh diagram, og finn det forenklete kombinatoriske uttrykket:


| | | | | |
|----------|---|---|---|---|
| cd ab | 1 | 0 | 1 | 1 |
| | 0 | 0 | 1 | 1 |
| | 0 | 0 | 1 | 1 |
| | 1 | 0 | 0 | 1 |

- b) Tegn Karnaugh diagrammet for funksjon, F, gitt under og finn det forenklete uttrykket.
 $F(A,B,C,D) = \Sigma(0, 1, 2, 4, 5, 7, 11, 15)$

Oppgave 4. Sekvensiell logikk

Den sekvensielle kretsen under har bare klokkesignal som eneste inngang (input).

- Hvis systemet starter i tilstand 000, hva blir så de neste 9 tilstandene?
- Tegn opp tidslinjen for utgangene A, B og C.
- Hvis utgangen er C, hvilken funksjon utfører systemet?
- Hva begrenser klokkefrekvensen? Drøft hvor mange ledd kan man legge til.



Oppgave 5. Boolsk algebra

Gitt den boolske funksjonen

$$F = xy'z + x'y'z + w'xy + wx'y + wxy$$

- Skriv opp sannhetsverditabellen
- Tegn det logiske diagrammet til F, bruk kun 2-inputs logiske porter.
- Reduser antall ledd ved hjelp av regnereglene for boolsk algebra
- Skriv opp sannhetsverditabellen til det reduserte uttrykket
- Tegn det logiske diagrammet til det reduserte uttrykket


Oppgave 6. Boolsk algebra

- a) Gjør om til sum-av-produkter: $(AB+C)(B+C'D)$

- b) Gjør om til produkt-av-sum: $x' + x(x+y')(y+z')$

Oppgave 7. Tilstandsmaskin

- a) Lag tilstandstabellen for tilstandsdiagrammet under:



- b) Tegn det logiske diagrammet som gjenspeiler oppførselen til tilstandsmaskinen.

Oppgave 8. VHDL

- a) Hvilken krets beskrives av følgende VHDL-kode? (Navn på signaler er tilfeldig valgt).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity krets1 is
port (
    A : in std_logic;
    B : in std_logic;
    C : in std_logic;
    D : out std_logic
);
end krets1;
architecture behavioral of krets1 is
    signal E : std_logic;
begin
    process (C)
    begin
        if C = '1' and C'event then
            E <= (A and not (E)) or (not (B) and E);
        end if;
    end process;
    D <= E;
end behavioral;
```

- b) Hvilken krets beskrives av følgende VHDL-kode? (Navn på signaler er tilfeldig valgt).

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity krets2 is
    port(
        a : in std_logic;
        b : in std_logic;
        c : in std_logic;
        d : out std_logic;
        e : out std_logic
    );
end krets2;
architecture behavioral of krets2 is begin

    process(a,b,c) begin
        if a = '0' then
            if (b and c) = '1' then
                d <= '0';
                e <= '1';
            elsif (b or c) = '1' then
                d <= '1';
                e <= '0';
            else
                d <= '0';
                e <= '0';
            end if;
        elsif a = '1' then
            if (b and c) = '1' then
                d <= '1';
                e <= '1';
            elsif (b or c) = '1' then
                d <= '0';
                e <= '1';
            else
                d <= '1';
                e <= '0';
            end if;
        end if;
    end process;
end behavioral;

```