

# **INF 5490 RF MEMS**

## **L15: Integrasjon og pakking**

V2008, Oddvar Søråsen  
Institutt for informatikk, UiO


# Dagens forelesning

- Pakking av MEMS
- Pakke-teknologi
- Ulike pakketyper
- Kvalitetskontroll og pålitelighet
- Integrasjon av IC og MEMS

# Formål med pakking

- For **sikker** og **pålitelig** interaksjon med omgivelsene trengs **pakke**
  - Er mekanisk bærer ("support")
  - Har **signaltilkoblinger** til den fysiske verden
  - Sørger for **varmetransport**
  - Gir **beskyttelse** mot omgivelsene
  - Muliggjøre **kontakt** med fysiske omgivelser
    - Trykksensor
    - Væskesystem

# Forenklet pakke-prosedyre



# Pakking av MEMS

- Teknikker fra IC-industrien har blitt adoptert
  - Disse er modifisert når nødvendig: "customized"
- **MEMS tilleggskrav: aksess til omverdenen trengs!**
  - Mekanisk interaksjon
  - Eks. bevegelige strukturer på overflaten av skiva
- MEMS-pakking er mer komplisert enn IC-pakking
  - Hver MEMS-anvendelse er unik i sine krav (stor diversitet)
  - MEMS pakking må ofte spesialtilpasses anvendelsen
  - Kretsene kan inneholde skjøre (fragile) mikro-strukturer
  - → Design av MEMS og pakking bør/må ses sammen

# Viktige faktorer ved pakking

- Kostnad
  - Pakking kan være en dominerende del av totalkostnadene
    - 75 – 95% av totalkost
- Komponent-ytelse må ikke reduseres
  - Sikre høy pålitelighet under normal operasjon
- Høy "yield" i produksjonsfasen
  - Lite frafall under pakking
- Standarder eksisterer ikke
  - Pakkemetoder har tendens til å være **bedriftsproprietære**
  - "cross-disciplinary" -informasjon er mangelfull
  - **"Pakking av MEMS er en kunst, snarere enn en vitenskap"**

# Beskyttelse fra omgivelsene

- Beskyttelse mot fuktighet
  - → hindre korrosjon
    - Al korroderer raskt, gull langsommere
- Hindre forurensning fra partikler/molekyler
  - "contamination"
  - Beskyttende lag ("coatings") benyttes
    - Eks. **parylene** (poly polymer) mye brukt
- Beskyttelse mot væsker og gass
  - **Hermetisk pakking**
- Isolering fra mekanisk sjokk og vibrasjoner, uønsket aksellerasjon
- Isolere fra elektrisk felt-påvirkning

# Termiske forhold

- **Termisk "budsjett"** under pakkingen er viktig
  - Komponenten må ikke forringes pga. høy temperatur
- **Termisk utvidelseskoeffisient (TCE)** i pakken bør være lik MEMS-komponentens
  - Ellers kan stress og sprekker oppstå
- **Termisk dissipasjon** er vanligvis ikke et stort problem
  - MEN, kjøling av termiske MEMS-aktuatorer må sikres
  - Kjøling kan være nødvendig når MEMS integreres med andre enheter (forsterker)
- **Termisk konduktivitet**
  - Metaller og visse typer keramiske materialer har høy termisk konduktivitet ("leder godt")
  - "die-attach"-materialet må lede godt
- **Termisk analyse** på brikke eller pakke bør utføres
  - Fordeling av temperatur-soner
- **Termisk stabilitet** må sikres og fluktusjoner unngås
  - MEMS på tykke eller tynne membraner har ulik termisk stabilitet

# Andre forhold

- Mekanisk stress
  - Piezoresistive og pizoelektriske enheter må ikke få uønsket stress fra pakke eller montasje
  - Termiske ekspansjonskoeffisienter (TCEs) må "matche"
    - Hindrer at stress oppstår
  - Langtids drift-egenskaper ved adhesiver som forbinder brikke med pakke kan introdusere stress
    - "**slow creep**"
- Kalibrering
  - Kalibrering er ofte nødvendig etter pakkingen
  - Laser-trimming av motstander
    - "laser ablation"
  - Laser-trimming av kritiske metall-dimensjoner
    - "stempelgaffel"
  - I dag: sterkere tendens til **elektronisk kalibrering**

# Trekk fra pakke-teknologi

- I det følgende →
  - Hermetisk pakking
  - "Wafer-level" pakking
    - "Microcaps"
  - "Die-attach"
  - "Wire bonding"
  - "Flip-chip bonding"

# Hermetisk pakking

- Gir "tett pakke"
- Øker langtidsstabiliteten hos komponenten
- Pakke av keramikk eller metall må benyttes
  - Plastikk pakker blir ikke hermetisk tette
- Materialer brukt under pakking kan gi fra seg gass som degraderer ytelsen
- Ofte fylles pakka med inert gass
  - Nitrogen, Argon, Helium
- Hermetisk pakking kan ikke anvendes generelt
  - MEMS skal ofte interagere med utsiden, måle variabler osv.
- **Vakuum-pakking** må benyttes for å oppnå høy Q i vibrerende resonatorer
  - Vakuum-kravet er nesten universelt, - ikke bare for resonatorer og filtre

# "Wafer-level" pakking

- Noe "pakking" utføres som en del av selve fremstillings-prosessen
- Wafere av samme eller forskjellig materiale bondes (**anodisk bonding**)
  - Kan muliggjøre fri mekanisk bevegelse av MEMS strukturene i **interne kaviteter**
    - Eks. piezoresistiv trykk-sensor ved Si til glass bonding
- Stor tykkelse av "stacked wafers" gir utfordringer for pakkeprosessen
  - "Stack" av bondede wafere kan bli opp til 1 mm!
- Ofte benyttes en "**microcap**"
  - Beskytter mot skader fra håndtering og atmosfære





Figure 9.5 Silicon wafer-level packaging of RF MEMS

# ”Micrcocaps”

- ”Top Si microcap” som monteres ved ”fusion bonding” gir hermetisk forsegling
  - ”Bonded caps” gir beskyttelse
  - Hindrer skade ved saging og montering
- Saging – oppdeling av ”wafer”
  - Kritisk mhp. fragmenter, rystelser, kjøle-væske!
  - Eks. utføre siste offerlags-ets **etter** oppsaging
- Ledende ”caps” kan også gi elektromagnetisk skjerming hvis forbundet til GND
- Konvensjonelle metoder kan benyttes senere i pakke-prosessen
  - Bruk av ”top cap” kan tillate pakke av plast (lav kostnad)

# "Wafer-level vacuum encapsulation"


- En planar prosess benyttes for å realisere en hatt ("cap") som innkapsler den aktive enheten



**Figure 12.31.** Process flow for vacuum-encapsulating a micromechanical resonator via planar processing. (a) Cross section immediately after the structural poly etch. (b) Deposit and pattern a thick, reflowed PSG. (c) Deposit upper ground plane polysilicon and first nitride cap film. (d) Pattern etch windows in the cap. (e) Deposit permeable polysilicon [55]. (f) Etch sacrificial oxide (i.e., release structures) using HF, which accesses the sacrificial oxide through the permeable polysilicon, then dry via supercritical CO<sub>2</sub> [56], yielding the cross section in (f). (g) Seal shell under vacuum via a second cap nitride deposition done via LPCVD. Details for this process can be found in Lebouitz et al. [55].

# Eksempel på en andre typer "caps"

- En "cap" er klinket til substratet ved klinkenagler av nikkel



**Figure 9.14** View of a packaged chip using microrivets. Reproduced from B. Shivkumar and C.J. Kim, 1997, 'Microrivets for MEMS packaging: concept, fabrication and strength testing', *Journal of Microelectromechanical Systems* 6(3): 217–225, by permission of IEEE, © 1997 IEEE

# ”Die-attach” prosess

- Brikke ("die") monteres på pakke-substratet
  - Substratet er en mekanisk bærer ("support") som må kapsles
- Brikken festes til substratet ved:
  - Loddning
  - Organiske festematerialer (adhesiver):
    - Epoxy, silikon etc.
    - Billig, lave temperaturer

# Wire bonding

- Benyttes for elektrisk grensesnitt: DC og RF-signaler
- Gull-tråder: 150 °C
- Aluminium
  - Langsommere
  - Substratet varmes ikke opp
- Ultralydfrekvens 50 – 100 kHz kan være problematisk for MEMS
  - Kan gi oscillasjoner av mekaniske mikrostrukturer
  - Strukturelle feil kan oppstå




Figure 8.4 Illustration of the sequential steps in thermosonic ball and stitch bonding. The temperature of the die is typically near 150°C. Only the tip of the wire-bonding tool is shown [10].

# "Flip-chip" bonding

- Brikke bondes med oversiden ned på et pakkesubstrat
- Pletterte lodde-puter ("solder bumps") på brikken
- Kontaktpunktene kan være hvor som helst
  - Tettheten av I/O øker
- Lav induktans pga. **korte avstander**
- Benyttes for hurtige kretser, RF
- Høy pålitelighet
  - Vanlige bondetråder kan representer en pålitelighets-trussel
- Mange MEMS brikker kan monteres på samme substratet
  - Kan ikke benyttes hvis en trenger åpning mot omgivelsene
- Metoden spesielt egnet hvis MEMS har fått "caps" på forhånd




Figure 8.5 Flip-chip bonding with solder bumps.

# Ulike pakketyper benyttes


- Viktige faktorer
  - Pakke-størrelse, form, antall pinner
  - Pakke-materiale
- Ulike typer pakker
  - **Keramiske pakker**
  - **Metall pakker**
  - **Plastikk pakker**
- Pakkingen kan kombineres med en 1. nivås kapsling
  - Kapsling på brikkenivå: "microcaps"
  - Spesielt interessant hvor MEMS ikke trenger direkte kontakt med væsker eller gass

# Keramiske pakker

- **Keramikk** er et hardt, skjørt, ikke-metallisk mineral
  - Elektrisk isolerende
  - God termisk ledningsevne
  - Lett å bearbeide
  - Høy pålitelighet
- Vanlig for IC-pakking
- Kan forsegles (hermetisk kapsling)
  - Forseglings og påsetting av lokk er en viktig del av prosessen
- Benyttes i multichip-moduler for MEMS
- **Alumina** er mest vanlig materiale, Al<sub>2</sub>O<sub>3</sub>
  - Også AlN, Aluminium nitrid, benyttes
- Pakke kan være custom eller standard
- Forholdsvis kompleks og kostbar metode
  - Dyrere enn plast

# Laminering av keramiske pakker

- En keramisk pakke lages av **laminater**
  - Hvert lag formes separat ved eget mønster
  - Laminatene presses sammen ("sintres", "cofired") ved 1500-1600 °C
    - Nyere metoder også ved lavere temp (800 °C)
  - Startmaterialet: "green unfired soft tape"
  - Elektriske ledninger påføres ved silke-trykk på hvert lag
  - Resultatet er en "stack" av laminater (3-16 lag)
- Utsettes for høy temperatur ("firing") for å fortettes ("densification")
- Ulempe at keramikk krymper (13-15%) under "firing"




# Metall-pakker

- Ble benyttet til IC med få pinner ("TO-kanne")
- Utmerket termisk dissipasjon
- God elektromagnetisk skjerming
- Mye brukt i MMIC, "Monolithic Microwave ICs"
- For MEMS: robust, enkel å montere
  - OK pinneantall for de fleste MEMS anvendelser
  - Det finnes en rekke standard-pakker med ulik "kavitet"
  - Enkel prototyping for små volum
  - Pakking for røffe omgivelser (robuste stålpakker)
  - Enkel å forsegle
  - Dyrere enn plast
- Stål eller Kovar (legering) benyttes
  - Kovar har lav termisk ekspansjons-koeffisient


# Støpte plastikk-pakker

- Lav pris
- Hermetisk kapsling ikke mulig
- Påliteligheten er økende
- Plastmaterialet er typisk epoxy
- Ofte stor termisk stress "mismatch" mellom plast, ramme og brikke
  - Kan forårsake skade
  - Additiver i epoxy kan endre den termiske ekspansjonskoeffisienten
- Ulike fremstillingsmetoder
  - **Post-molding**
    - Støpes etter at brikken er festet til "lead frame"
  - **Pre-molding**
    - Brikken festes etter støping
    - Foretrekkes ved risiko for skade
    - Dyrere

# Post- and pre-molding



Post-molding




Pre-molding

# Kvalitetskontroll og pålitelighet

- Kvalitetskontroll
  - Ingen generelle standarder eksisterer
  - Typisk benyttes standarder og retningslinjer fra de systemene der MEMS skal inkluderes (f.eks. fra bilindustrien)
  - ISO 9000, QS 9000 sier ikke noe om hvilke kvalifiseringstester som skal utføres
  - IEEE, MIL –standarder angir detaljerte **operasjonelle tester** for kvalifisering og pålitelighet
- Gjøre statistiske analyser: **feil-analyse**
  - MTBF, Mean Time Between Failure
- DAK simuleringer kan f.eks. avsløre punkter med høyt **stress** som kan resultere i brudd

# Operasjonelle tester

- Påtvinge "krevende omgivelser"
  - Sjokk, vibrasjon, temperatur, fuktighet
- Fremtvinge at svake punkter gir feil
  - **"burn-in"**, maksimal last
  - "infant mortality"




**Badekarkurven**

# Viktige feil-moder

- Brudd og sprekker pga. stort stress eller mekanisk sjokk
  - Motmidler: runde hjørner, demping
- Endring av elastiske egenskaper
  - Påvirker resonans og demping
- Delaminering av pakken
  - Laminat-”stacken” brytes opp pga. dårlig prosess-kontroll
- Korrosjon pga. omgivelsene
  - Damp/gass-påvirkning
  - Kritisk for bevegelige deler
- ”Stiction”
  - Flater blir hengende sammen
  - Eks. Kapasitive svitsjer
  - Oppbygging av elektrisk ladning over dielektriske lag kan permanent trekke svitsj-membranen til substratet
- Ulike elektriske og termiske feil-moder

# Integrasjon av IC og MEMS

- **Multichip modul pakking**
  - Figuren viser en HDI prosess (High Density Interconnect) hvor ”nakne brikker” monteres i fordypninger i substratet



**Figure 9.12** (a) High-density interconnected (HDI) process; (b) MEMS access in HDI process. Reproduced from J.T. Butler, V.M. Bright, P.B. Chu and R.J. Saia, 1998, ‘Adapting multichip module foundries for MEMS packaging’, in *Proceedings of IEEE International Conference on Multichip Modules and High-Density Packaging*, IEEE, Washington, DC: 106–111, by permission of IEEE, © 1998 IEEE

# Integrasjon av IC og MEMS, forts.

- Separate MEMS- og IC-brikker kan være upraktisk og kostbart
  - Ofte eneste mulighet
    - Pga. krav om helt forskjellige teknologier
  - + MEMS og CMOS kan da **optimaliseres** hver for seg
  - - Parasitter: Strøkapasitans, impedans belaster!
  - → **Ønske om en-brikke løsninger! (monolittisk integrasjon)**
- Teknologier for monolittisk integrasjon
  - **Pre-kretser (Pre-CMOS)**
  - **Mixed krets- og mikromekanikk (Intermediate CMOS)**
  - **Post-kretser (Post-CMOS)**

# Pre-CMOS kretser

- Mikromekanikk fabrikeres først, - så IC
- Fordeler
  - Kan fremstille MEMS optimalt
  - Kun ett passiveringstrinn trengs etter mikromekanikk-prosesseringen
  - Hver "prosesseringsmodul" kan oppgraderes uavhengig
- Ulempe
  - Store topografi-variasjoner oppstår etter MEMS (eks. på 9 µm)
  - CMOS fotoresist spinning og mønstring vanskelig gjøres
    - Spesielt for submikron kretser
    - CMOS og MEMS har høyst forskjellige minimums-geometrier!
  - Må planarisere overflaten
  - CMOS foundry-prosesser tillater sjeldent "dirty" MEMS skiver inn i fabrikasjons-linjene

# Pre-CMOS kretser, forts.

- Eks. på **iMEMS-prosess** som har overkommet ulempene
  - Prosess fra **Sandia National Laboratories** →
  - De mikromekaniske komponentene realiseres i en grøft ("trench")
  - Strukturen planariseres ved å benytte CMP = Chemical Mechanical Polishing
  - Deretter utføres IC-trinnene





Figure 12.29. Cross section of Sandia's *iMEMS* process [48].

MEMS → CMOS

## Sandia Embedded Process

1. Trench etched into Si using KOH
2. MEMS fabricated in trench
3. Trench filled with LPCVD oxide
4. Trench planarized with CMP
5. MEMS stress anneal
6. Trench seal with LPCVD nitride
7. Standard CMOS fabrication next to MEMS
8. CMOS passivated with PECVD nitride
9. Trench opened, MEMS released



19

32

# Mixed krets- og mikromekanikk

- IC og MEMS-prosessene syes sammen til en sammensatt prosess
  - "MEMS in the middle"
- Ulemper
  - Begrensninger på hva som lar seg fremstille av MEMS-strukturer
  - Mange passiveringslag trengs
    - Ved svitsjing mellom krets- og mikromekanikk-prosess
  - Kun spesialtilpassede CMOS-prosesser kan brukes
  - Total redesign av hele prosessen hvis en av de kombinerte teknologiene endres
  - Eks. på en kombinasjonsprosess →

# Kombinasjonsprosess

- BiMOSII prosess fra Analog Devices for fremstilling av aksellerometre





Figure 12.28. Cross section of the sensor area in Analog Devices' BiMOSII process [47].

# Post-CMOS kretser

- CMOS krets-prosesseringen gjøres **før** MEMS
  - Virker som den mest lovende prosedyren
  - Planarisering trengs ikke
  - Kan bruke avanserte/standard IC foundries og etterfølgende mikromekanikk-prosessering
  - Metoden har blitt uviklet gradvis
- Ulemper
  - **Vanskeligheter med CMOS Al-basert metallisering**
    - Al kan ikke stå imot de **høye temperaturtrinnene** som trengs for mange av mikromekanikk-prosesstrinnene
      - Spesielt de som kreves for å oppnå høy Q: f.eks. polySi
  - Kompromisser må gjøres i den ene eller andre prosessen
    - Eks. MICS prosessen: Wolfram som CMOS metall
    - Eks. UoC Berkely: bruk av SiGe som MEMS strukturmaterialer

# MICS prosessen

- **Wolfram** ("tungsten") benyttes til metallisering istedenfor Al før polySi overflate mikromaskinerings-prosessen
  - Wolfram tåler høyere temperaturer



Al-metalliseringen beholdes

**Lav temperatur poly-SiGe** benyttes som strukturelt materiale

Minimal reduksjon i mikromekanisk ytelse

## CMOS → MEMS 2

### UCB Poly-SiGe Process

- 3 µm standard CMOS process, Al metallization
- p-type poly-Si<sub>0.35</sub>Ge<sub>0.65</sub> structural; poly-Ge sacrificial
- MEMS-CMOS interconnect through p-type poly-Si strap
- Process:
  - CMOS passivated with LTO, 400°C
  - Vias to connection strap opened
  - Ground plane deposited, MEMS built.
  - RTA anneal to lower resistivity (550°C, 30s)









Fig. 18. Frequency response of the integrated poly-SiGe resonator and the CMOS amplifier tested in air.

# CMOS-MEMS


- Realisering av MEMS-komponenter ved å bruke en ordinær CMOS-prosess
  - ASIMPS:
    - "Circuits Multi-Projets" kjører MPW
    - ST Microelectronics 0.25 µm BiCMOS
    - Postprosesserings ved Carnegie Mellon University
  - Testkrets er designet ved Ifi V2007
    - Jan Erik Ramstad, Jostein Ekre
- Typiske trekk i prosesseringen →



- Microstructures made from conventional CMOS followed by two maskless post-CMOS process steps



M1-2-3 with field oxide




M1-2-3 w/o field oxide

## ■ Potential Applications

- Inertial sensors, RF MEMS, infrared sensors, flow and force sensors, ... with on-chip detection and conditioning


G. Fedder *et al.*, Sensors & Actuators A, v.57, no.2, 1996

- Structures made using conventional CMOS
- Starting CMOS cross-section from the foundry:




G. Fedder et al., Sensors & Actuators A, v.57, no.2, 1996

- Step 1: reactive-ion etch of dielectric layers
- Top metal layer acts as a mask & protects the CMOS




## Post-CMOS Micromachining – Si DRIE (2/2)

- Step 2: DRIE of silicon substrate
- Spacing between structures and silicon is defined



# ASIMPS at CMU



**Figure 1.** ST7RF CMOS MEMS process flow. (a) Foundry CMOS before micromachining; (b) CHF<sub>3</sub>/O<sub>2</sub> reactive-ion etch of dielectric stack down to the silicon substrate; (c) Deep reactive-ion etch of Si substrate (nominal 35  $\mu\text{m}$  deep); and (d) Si undercut (nominal 15  $\mu\text{m}$  undercut and 50  $\mu\text{m}$  deep).

# Specific design rules are required





Figure 2. Illustrations of GAP and HOLE.


## ASIMPS design rules

# European ASIMPS: sentrale trekk





(CMU)

- Multilags struktur av metall + dielektrikum
- 5 metall-lag
- Øverste metall-lag benyttes som maske
- MEMS fristilles i et maskeløst etse-trinn
- RIE + isotrop underets
- CMOS må dekkes av metall
- Egne MEMS design regler
- Kan utnytte de enorme investeringer i utvikling av CMOS-prosesser




RIE -etched  
at MiNaLab

IFI testkrets fra STM (JER, JE)




Details from IFI test circuit  
Postprocessed at CMU



# MiNaLab: post-CMOS etching of STM circuit



MiNaLab: After unisotropic etch

Laterally moving cantilever beam  
(JER)





MiNaLab: high ion energy used → top layer is heavily eroded (initial run)

# Andre integrasjons-metoder

- Bondeprosesser kan benyttes
  - IC kretser og mikromekanikk settes sammen (merges) ved å **bonde en wafer på den andre**
    - F.eks. Anodisk bonding
  - Alternativt: Bonde en IC-krets på en MEMS struktur
  - Alternativt: Bonde MEMS på en IC krets
    - Krymping av bondepad dimensjonene kan gi tolererbare grensesnitt-**kapasitans-verdier** for IC-kretsene